

Docket No.: 57454-062

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Group Art Unit:

Examiner:

In re Application of

Tomohide TERASHIMA

Serial No.:

Filed: April 16, 2001

For:

SEMICONDUCTOR DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

> Japanese Patent Application No. 2000-353945, Filed November 21, 2000

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:ykg Date: April 16, 2001

Facsimile: (202) 756-8087

日本国特許 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年11月21日

出 願 番 号 Application Number:

特願2000-353945


出 願 人 Applicant (s):

三菱電機株式会社

2000年12月15日

特許庁長官 Commissioner, Patent Office





特2000-353945

【書類名】 特許顯

【整理番号】 523223JP01

【提出日】 平成12年11月21日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/70

H01L 29/78

H01L 21/336

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 寺島 知秀

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100091409

【弁理士】

【氏名又は名称】 伊藤 英彦

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100096792

【弁理士】

【氏名又は名称】 森下 八郎

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 主表面を有する半導体基板と、

前記半導体基板の主表面上に形成された第1導電型の半導体層と、

前記半導体層と前記半導体基板との間に形成された第1導電型の第1埋め込み 不純物領域と、

前記第1埋め込み不純物領域と前記半導体層との間に形成された第2導電型の 第2埋め込み不純物領域と、

前記半導体層の表面に形成され、前記第2埋め込み不純物領域に電気的に接続 される第2導電型の第1不純物領域と、

前記第2埋め込み不純物領域の上方の領域に位置する前記半導体層の表面また はその内部に形成された第1導電型の第2不純物領域と、

前記第1不純物領域および前記第2不純物領域を含み、前記半導体層の表面に 形成されたスイッチング機能を有する半導体素子と を備え、

前記半導体素子がオフ状態においては、前記第2埋め込み不純物領域と前記半 導体層との界面から延びる空乏層によって耐圧が確保され、

前記第2埋め込み不純物領域は、前記第2不純物領域の略直下に位置する部分において前記第2埋め込み不純物領域の表面が前記第2不純物領域から遠ざかる方向に窪んだ第1窪み部、または、前記第2埋め込み不純物領域が途切れている第1隙間部を含む、半導体装置。

【請求項2】 前記半導体素子は、

前記第1不純物領域の表面に前記第1不純物領域によって取り囲まれるように 形成された第1導電型の第3不純物領域と、

前記第3不純物領域と前記半導体層とによって挟まれた前記第1不純物領域の 表面上に絶縁膜を介在させて形成された電極部と

を含む、請求項1記載の半導体装置。

【請求項3】 前記半導体素子は、前記第2不純物領域に接するように形成

された第2導電型の第4不純物領域をさらに含む、請求項2記載の半導体装置。

【請求項4】 前記半導体素子は前記半導体層の表面に形成された第2導電型の第5不純物領域を含む、請求項1記載の半導体装置。

【請求項5】 前記第2埋め込み不純物領域は前記第1窪み部を複数含む、 請求項1~4のいずれかに記載の半導体装置。

【請求項6】 前記第2埋め込み不純物領域は前記第1隙間部を複数含む、 請求項1~4のいずれかに記載の半導体装置。

【請求項7】 前記第2埋め込み不純物領域は、複数の前記第1隙間部によりそれぞれ電気的にフローティングな状態にされた複数の領域を含む、請求項6記載の半導体装置。

【請求項8】 前記第1埋め込み不純物領域は、前記第1隙間部の略直下に位置する部分において前記第1埋め込み不純物領域の表面が前記第2不純物領域から遠ざかる方向に窪んだ第2窪み部、または、前記第1埋め込み領域が途切れている第2隙間部を含む、請求項1~4のいずれかに記載の半導体装置。

【請求項9】 前記第1埋め込み不純物領域と前記第2埋め込み不純物領域との接合界面は凹凸状になっている、請求項4記載の半導体装置。

【請求項10】 主表面を有する半導体基板と、

前記半導体基板の主表面上に形成された第1導電型の半導体層と、

前記半導体基板と前記半導体層との間に形成された第1導電型の埋め込み不純物領域と、

前記半導体層の表面に形成され、前記埋め込み不純物領域に電気的に接続される第1導電型の第1不純物領域と、

前記埋め込み不純物領域の上方の領域に位置する前記半導体層の表面に形成された第2導電型の第2不純物領域と、

前記第1不純物領域および前記第2不純物領域を含む、前記半導体層の表面に 形成されたスイッチング機能を有する半導体素子と を備え、

前記半導体素子がオフ状態においては、前記第2不純物領域と前記半導体層と の界面から延びる空乏層によって耐圧が確保され、 前記埋め込み不純物領域は、前記第2不純物領域の略直下に位置する部分において前記埋め込み不純物領域の表面が前記第2不純物領域から遠ざかる方向に窪んだ窪み部、または、前記埋め込み領域が途切れている隙間部を含む、半導体装置。

【請求項11】 前記半導体素子は、

前記第2不純物領域の表面に前記第2不純物領域によって取り囲まれるように 形成された第1導電型の第3不純物領域と、

前記第3不純物領域と前記半導体層とによって挟まれた前記第2不純物領域の 表面上に絶縁膜を介在させて形成された電極部と

を含む、請求項10記載の半導体装置。

【請求項12】 前記半導体素子は、前記半導体層の表面に形成された第2 導電型の第4不純物領域を含む、請求項10記載の半導体装置。

【請求項13】 前記窪み部または隙間部は前記空乏層が延びてくる部分に 形成されている、請求項10~12のいずれかに記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は半導体装置に関し、特に、Double Diffused Metal Oxide Semiconductor (以下、「DMOS」と記す。)トランジスタを備えた半導体装置に関するものである。

[0002]

【従来の技術】

大電流をスイッチングするための半導体装置の一例として、DMOSトランジスタを備えた半導体装置について説明する。図30に示すように、pーシリコン基板101上にNーエピタキシャル層102が形成されている。pーシリコン基板101とNーエピタキシャル層102との間には、N+埋め込み拡散領域103が形成されている。また、N+埋め込み拡散領域103とNーエピタキシャル層102との間には、P+埋め込み拡散領域104が形成されている。

[0003]

N-エピタキシャル層102の表面にはN拡散領域107が形成されている。そのN拡散領域107を周囲から取り囲むようにP拡散領域106が形成されている。また、N-エピタキシャル層102の表面には、P拡散領域106に接しP+埋め込み拡散領域104に達するP拡散領域105が形成されている。N拡散領域107とN-エピタキシャル層102との間に位置するP拡散領域106の表面上に、絶縁膜を介在させてゲート電極110が形成されている。

[0004]

N拡散領域107に電気的に接続されるソース電極111が形成されている。また、N-エピタキシャル層102の表面には分離のためのシリコン酸化膜109が形成されている。シリコン酸化膜109を挟んでソース電極111と反対側にはドレイン電極112が形成されている。ドレイン電極112はN-エピタキシャル層102に形成されたN拡散領域108に電気的に接続されている。従来の半導体装置は上記のように構成される。

[0005]

【発明が解決しようとする課題】

通常の半導体装置では、P拡散領域106のコーナー部分において電界が集中 しやすくなるが、上述した半導体装置では、図31に示すようにP+埋め込み拡 散領域104から延びる空乏層(RESURF効果)によりそのコーナー部に集 中する電界が緩和される。

[0006]

これにより、この半導体装置では、N-エピタキシャル層102とP+埋め込み拡散領域104と界面からN拡散領域108の側に向かって延びる空乏層端と、P+埋め込み拡散領域104の側に向かって延びる空乏層端とが最も接近した空乏層の幅Lに基づく耐圧にまで上昇させることができる。

[0007]

ところが、逆にいえば、この半導体装置では両空乏層端が最も接近した部分により耐圧が制限されることになる。耐圧をさらに向上させようとすると、両空乏層端間の距離をより長くする必要があるが、それには、N-エピタキシャル層102の膜厚をより厚くする対策が有効である。

[0008]

しかしながら、N-エピタキシャル層102の膜厚をより厚くすると、それに合わせてN-エピタキシャル層102を分離するためのP拡散領域105等をより深く形成する必要があった。また、半導体素子として縦型NPNトランジスタ等を形成する場合には縦方向に電流が流れることになるが、この場合には半導体装置の抵抗が上昇するという問題があった。

[0009]

本発明は上記問題点を解決するためになされたものであり、N-エピタキシャル層の膜厚を厚くすることなく、また製造方法を変更することなく容易に耐圧を向上することができる半導体装置を提供することを目的とする。

[0010]

【課題を解決するための手段】

本発明の1つの局面における半導体装置の第1のものは、主表面を有する半導 体基板と第1導電型の半導体層と第1導電型の第1埋め込み不純物領域と第2導 電型の第2埋め込み不純物領域と第2導電型の第1不純物領域と第1導電型の第 2不純物領域と半導体素子とを備えている。第1導電型の半導体層は半導体基板 の主表面上に形成されている。第1導電型の第1埋め込み不純物領域は半導体層 と半導体基板との間に形成されている。第2導電型の第2埋め込み不純物領域は 、第1埋め込み不純物領域と半導体層との間に形成されている。第2導電型の第 1不純物領域は、半導体層の表面に形成され、第2埋め込み不純物領域に電気的 に接続されている。第1導電型の第2不純物領域は、第2埋め込み不純物領域の 上方の領域に位置する半導体層の表面またはその内部に形成されている。半導体 素子は、第1不純物領域および第2不純物領域を含み、半導体層の表面に形成さ れてスイッチング機能を有している。そして、この半導体素子がオフ状態におい ては、第2埋め込み不純物領域と半導体層との界面から延びる空乏層によって耐 圧が確保される。第2埋め込み不純物領域は、第2不純物領域の略直下に位置す る部分において第2埋め込み不純物領域の表面が第2不純物領域から遠ざかる方 向に窪んだ第1窪み部、または、第2埋め込み不純物領域が途切れている第1隙 間部を含んでいる。

[0011]

この半導体装置によれば、第2不純物領域の略直下に位置する部分において第2埋め込み不純物領域の表面が第2不純物領域から遠ざかるように窪んだ第1窪み部、または、この領域が途切れた第1隙間部が形成されていることで、この部分における半導体層の実効的な厚みが増すことになる。これにより、オフ状態において、半導体層と第2埋め込み不純物領域との界面から延びる空乏層の第2埋め込み不純物領域の側に向かって延びる空乏層端が、第2不純物領域の直下の部分では他の部分よりもより深いところに位置することになる。その結果、従来の半導体装置と比較すると、第2不純物領域の直下に位置する空乏層の幅が延びることになり、第2不純物領域直下部分における耐圧が上昇して半導体装置全体の耐圧が向上する。

[0012]

半導体素子としてDMOSトランジスタを設けるためには、具体的に、第1不純物領域の表面に第1不純物領域によって取り囲まれるように形成された第1導電型の第3不純物領域と、その第3不純物領域と半導体層とによって挟まれた第1不純物領域の表面上に絶縁膜を介在させて形成された電極部とを含んでいることが望ましい。

[0013]

また、半導体素子としてIGBTを設ける場合には、第2不純物領域に接するように形成された第2導電型の第4不純物領域をさらに含んでいることが望ましい。

[0014]

そして、半導体素子としてバイポーラ型トランジスタを設ける場合には、半導体層の表面に形成された第2導電型の第5不純物領域を含んでいることが望ましい。

[0015]

また、第2埋め込み不純物領域は第1窪み部を複数含んでいることが望ましい

[0016]

この場合には、オフ状態において、空乏層の幅が延びる部分が多く形成される、 ことで、より広い第2不純物領域を有する半導体装置に対してもその耐圧を向上 することができる。

[0017]

また、第2埋め込み不純物領域は第1隙間部を複数含んでいることが望ましい

[0018]

この場合には、この部分における半導体層の実効的な厚みがさらに増して、オフ状態において、半導体層と第2埋め込み不純物領域との界面から延びる空乏層幅がさらに大きくなる。その結果、半導体装置の耐圧がさらに向上する。

[0019]

さらに、第2埋め込み不純物領域は、複数の第1隙間部によりそれぞれ電気的 にフローティングな状態にされた複数の領域を含んでいることが望ましい。

[0020]

この場合には、第1不純物領域の側から第2不純物領域の側に向かう方向に沿って、フローティングな状態にされた個々の第2埋め込み不純物領域の電位も上昇することになる。これにより、第2不純物領域の直下近傍に位置する第2埋め込み不純物領域の電位と第2不純物領域の電位との電位差がより小さくなる。その結果、電位差が小さくなる分半導体装置の耐圧を向上することができる。

[0021]

また、第1埋め込み不純物領域は、第1隙間部の略直下に位置する部分において第1埋め込み不純物領域の表面が第2不純物領域から遠ざかる方向に窪んだ第2窪み部、または、第1埋め込み領域が途切れている第2隙間部を含んでいることが望ましい。

[0022]

この場合には、第1埋め込み不純物領域を構成する不純物が、第1隙間部を挟んで位置する第2埋め込み不純物領域の間の半導体層の部分に拡散するのが抑えられて、この部分における不純物濃度の上昇が抑制されることになる。これにより、第1隙間部の間隔をより広げてもピンチオフ電圧の上昇は小さく抑えられて

、第2不純物領域の直下に位置する半導体層の実効的な膜厚をより厚くすることができる。その結果、半導体装置の耐圧をさらに向上することができる。

[0023]

さらに、第1埋め込み不純物領域と第2埋め込み不純物領域との接合界面は凹 凸状になっていることが好ましい。

[0024]

この場合には、第1埋め込み不純物領域と第2埋め込み不純物領域との接合界面が凹凸状になることで、この接合界面から延びる空乏層がより広がることになる。その結果、この接合部分の耐圧が向上して、半導体素子としてたとえばバイポーラトランジスタを設けた場合のコレクタの電位が負バイアス時における半導体装置の耐圧を向上することができる。

[0025]

本発明の一つの局面における半導体装置の第2のものは、主表面を有する半導体基板と、第1導電型の半導体層と第1導電型の埋め込み不純物領域と第1導電型の第1不純物領域と第2導電型の第2不純物領域と半導体素子とを備えている。第1導電型の半導体層は半導体基板の主表面上に形成されている。第1導電型の埋め込み不純物領域は半導体基板と半導体層との間に形成されている。第1導電型の第1不純物領域は半導体層の表面に形成され、埋め込み不純物領域に電気的に接続されている。第2導電型の第2不純物領域は埋め込み不純物領域の上方の領域に位置する半導体層の表面に形成されている。半導体素子は第1不純物領域および第2不純物領域を含み、半導体層の表面に形成されてスイッチング機能を有している。その半導体素子がオフ状態においては、第2不純物領域と半導体層との界面から延びる空乏層によって耐圧が確保される。埋め込み不純物領域は、第2不純物領域の略直下に位置する部分において埋め込み不純物領域の表面が第2不純物領域の略直下に位置する部分において埋め込み不純物領域の表面が第2不純物領域から遠ざかる方向に窪んだ窪み部、または、埋め込み領域が途切れている隙間部を含んでいる。

[0026]

この半導体装置によれば、オフ状態では、特に第2不純物領域と半導体層との 界面から空乏層が延びることになる。このとき、第2不純物領域の略直下に位置 する部分において埋め込み不純物領域の表面が第2不純物領域から遠ざかるよう に窪んだ窪み部、または、この領域が途切れた隙間部が形成されていることで、 この部分では実効的な半導体層の厚さが増して埋め込み不純物領域側に延びる空 乏層端がより深い位置にまで達することができる。これにより、空乏層幅が広が って半導体装置の耐圧が向上する。

[0027]

半導体素子としてDMOSトランジスタを設ける場合には、第2不純物領域の表面に第2不純物領域によって取り囲まれるように形成された第1導電型の第3不純物領域と、第3不純物領域と半導体層とによって挟まれた第2不純物領域の表面上に絶縁膜を介在させて形成された電極部とを含んでいることが望ましい。

[0028]

また、半導体素子としてバイポーラトランジスタを設ける場合には、半導体層の表面に形成された第2導電型の第4不純物領域を含んでいることが望ましい。

[0029]

また、窪み部または隙間部は空乏層が延びてくる部分に形成されていることが 望ましい。

[0030]

この場合には、延びてくる空乏層をより延ばすことができ、半導体素子として たとえばバイポーラトランジスタを設ける場合には、電流増幅率を低下させるこ となく、耐圧を向上することができる。

[0031]

【発明の実施の形態】

実施の形態 1

本発明の実施の形態1に係るDMOSトランジスタを備えた半導体装置について説明する。図1に示すように、Pーシリコン基板1上にNーエピタキシャル層2が形成されている。Pーシリコン基板1とNーエピタキシャル層2との間には、N+埋め込み拡散領域3が形成されている。また、N+埋め込み拡散領域3とN-エピタキシャル層2との間には、P+埋め込み拡散領域4が形成されている

[0032]

Nーエピタキシャル層2の表面にはN拡散領域7が形成されている。そのN拡 散領域7を周囲から取り囲むようにP拡散領域6が形成されている。また、Nー エピタキシャル層2の表面には、P拡散領域6に接しP+埋め込み拡散領域4に 達するP拡散領域5が形成されている。N拡散領域7とNーエピタキシャル層2 との間に位置するP拡散領域6の表面上に、絶縁膜を介在させてゲート電極10 が形成されている。

[0033]

N拡散領域7に電気的に接続されるソース電極11が形成されている。また、N-エピタキシャル層2の表面には分離のためのシリコン酸化膜9が形成されている。シリコン酸化膜9を挟んでソース電極11と反対側にはドレイン電極12が形成されている。ドレイン電極12はN-エピタキシャル層2に形成されたN 拡散領域8に電気的に接続されている。

[0034]

そして、本半導体装置では、N拡散領域8の略直下に位置するP+埋め込み拡 散領域4の表面がN拡散領域8から遠ざかるように窪んでおり、特に、この部分 において、P+埋め込み拡散領域4はくびれるように形成されている。このくび れ64は、たとえば、N拡散領域8が延びる方向に沿って形成されている。

[0035]

このようなくびれ64は、図2に示すように、少なくともN拡散領域8の直下の位置に対応する領域を覆うフォトレジストのパターン61をマスクとしてイオン注入処理を施すとともに、その後の熱処理を経ることで形成される。

[0036]

すなわち、注入された不純物が熱処理により、N拡散領域8の直下に位置する N-エピタキシャル層2の領域およびN+埋め込み拡散領域3に拡散することで 、この部分においてP+埋め込み拡散領域4a、4bが互いに繋がって、この部 分にくびれ64が形成される。

[0037]

上述した半導体装置では、N拡散領域8の直下に位置するP+埋め込み拡散領

域4の部分にくびれ64が形成されて、P+埋め込み拡散領域4の表面がN拡散 領域8から遠ざかるように窪んでいることで、そのようなくびれがない場合と比 べると、この部分におけるN-エピタキシャル層2の実効的な厚みが増すことに なる。

[0038]

このため、オフ状態においては、N-エピタキシャル層 2 と P+埋め込み拡散 領域 4 と界面から空乏層が延びることになるが、このとき P+埋め込み拡散領域 4 の側に向かって延びる空乏層端においては、図 3 に示すように、N拡散領域 8 の直下の部分では他の部分よりもより深いところに位置することになる。

[0039]

その結果、従来の半導体装置と比較すると、N拡散領域8の直下に位置する空 乏層の幅L1が延びることになりドレイン電極12直下部分における耐圧が上昇 して半導体装置全体の耐圧が向上する。

[0040]

なお、この実施の形態では、P+埋め込み拡散領域4のくびれ64をN拡散領域8の略直下に、N拡散領域8に沿って形成した場合を例にあげて説明したが、そのようなくびれをドット状に断続的に形成してもよい。また、P+埋め込み拡散領域4となる領域を当初ドット状に形成して、各ドット状の拡散領域を熱処理により互いに繋げてP+埋め込み拡散領域4を形成してもよい。

[0041]

また、上述した半導体装置では、図4に示すように、P+埋め込み拡散領域4に電流63が流れる場合がある。これは、図5に示すように、DMOSトランジスタのドレイン電極にコイル62(L負荷)が接続されている場合、ハイサイド側のDMOSがオン状態からオフ状態になった瞬間にコイル62の起電力によってドレインの電位がソースの電位よりも低くなる。

[0042]

このため、DMOSトランジスタの寄生ダイオードの順バイアス動作により矢 印に示すように電流がコイルに向かって流れる。この電流がP+埋め込み拡散領 域4を流れることになる。

[0043]

このような場合には、図6に示すように、P+埋め込み拡散領域4のくびれ64をこの電流63が流れる方向に沿って形成することで、このP+埋め込み拡散領域4を電流が流れる際の抵抗の上昇を最小限に抑えることができる。

[0044]

以上のように、本半導体装置では、P+埋め込み拡散領域4を形成するためのマスクパターンを変更するだけで、N-エピタキシャル層2の厚さを厚くすることなく半導体装置の耐圧を容易に向上することができる。

[0045]

実施の形態2

本発明の実施の形態2に係るDMOSトランジスタを備えた半導体装置について説明する。図7に示すように、本半導体装置では、N拡散領域8の直下に位置するP+埋め込み拡散領域4において、スリット65が形成されている。

[0046]

なお、これ以外の構成については実施の形態1において説明した図1に示す半 導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。

[0047]

この半導体装置におけるスリット65は、実施の形態1の場合と同様に、N拡 散領域8の直下の位置に対応する領域を覆うフォトレジストのパターンをマスク としてイオン注入処理を施すとともに、その後の熱処理を経ることで形成される

[0048]

このとき、熱処理により、注入された不純物がN拡散領域8の直下に位置するN-エピタキシャル層2の領域およびN+埋め込み拡散領域3に拡散することになるが、実施の形態1の場合と異なって、最終的にはこの部分ではP+埋め込み拡散領域4a、4bは互いに繋がらない。

[0049]

特に、この半導体装置の場合には、N+埋め込み拡散領域3とドレイン電極1 2とが電気的に繋がっているために、耐圧保持状態においては、N+埋め込み拡 散領域3とP+埋め込み拡散領域4 a、4 bとの間に逆バイアスが印加される。このとき、スリット65にけるピンチオフ電圧がN+埋め込み拡散領域3とP+埋め込み拡散領域4 a、4 bとの間の耐圧よりも低いことが望ましい。

[0050]

図8に示すように、ピンチオフ前の状態では、P+埋め込み拡散領域4aの側に形成される空乏層と、P+埋め込み拡散領域4b側に形成される空乏層とは繋がっていない。そして、このとき、ドレイン電圧がN+埋め込み拡散領域3の電位に等しい。また、N+埋め込み拡散領域3の電位はP+埋め込み拡散領域4a、4b間のピンチオフ電圧以上には上昇しない。

[0051]

ピンチオフ電圧がたとえば20Vの場合には、N+埋め込み拡散領域3の電位がソース電位よりも20V高くなる。そして、図9に示すように、ピンチオフ後の状態ではP+埋め込み拡散領域4aの側に形成される空乏層とP+埋め込み拡散領域4b側に形成される空乏層とが繋がることになる。

[0052]

これにより、実施の形態1における半導体装置と比べると、オフ状態における 実効的なN-エピタキシャル層2の厚さが増し(空乏層の幅)、ドレイン電極1 2直下部分における耐圧がより上昇して半導体装置全体の耐圧が向上する。

[0053]

また、実施の形態1の場合と同様に、P+埋め込み拡散領域を形成するためのマスクパターンを変更するだけでように、半導体装置の耐圧を向上することができる。

[0054]

実施の形態3

本発明の実施の形態3に係るDMOSトランジスタを備えた半導体装置について説明する。図10に示すように、本半導体装置では、N拡散領域8の直下に位置するN+埋め込み拡散領域3a、3bにおいてくびれ66が形成されている。

[0055]

なお、これ以外の構成については実施の形態2において説明した図7に示す半

導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。

[0056]

このN+埋め込み拡散領域3におけるくびれ66は、実施の形態1におけるP+埋め込み拡散領域4を形成する場合と同様に、N拡散領域8の直下の位置に対応する領域を覆うフォトレジストのパターンをマスクとしてイオン注入処理を施すとともに、その後の熱処理を経ることで形成される。

[0057]

このとき、注入された不純物が熱処理により、N拡散領域8の直下に位置する N-エピタキシャル層2の領域およびP-シリコン基板1に拡散して、最終的に N+埋め込み拡散領域3a、3bは互いに繋がって、この部分にくびれ66が形成される。

[0058]

実施の形態2において説明した半導体装置の場合、隣り合うP+埋め込み拡散 領域4 a、4 bの間隔を広げることで、N拡散領域8の直下に位置するN-エピ タキシャル層2の実効的な膜厚をより厚くすることができる。

[0059]

しかしながら、P+埋め込み拡散領域4 a とP+埋め込み拡散領域4 b との間のN-エピタキシャル層2の部分に、N+埋め込み拡散領域3を構成する不純物が拡散してこの部分の不純物濃度が上昇する。そのため、この部分における空乏層の延びが抑制されて、空乏層が繋がらなくなってしまいピンチオフすることができなくなることがある。したがって、これを防止するために隣り合うP+埋め込み拡散領域4 a、4 b の間隔が制限されることになる。

[0060]

一方、本半導体装置では、N拡散領域8の直下に領域においてN+埋め込み拡 散領域3aとN+埋め込み拡散領域3bとが繋がって、この部分にくびれ66が 形成されている。つまり、P+埋め込み拡散領域4aとP+埋め込み拡散領域4 bとによって挟まれ部分の直下にN+埋め込み拡散領域3のくびれ66が形成されている。

[0061]

そのため、図11に示すように、N+埋め込み拡散領域3を構成する不純物が、P+埋め込み拡散領域4aとP+埋め込み拡散領域4bとの間のN-エピタキシャル層2の部分に拡散するのが抑えられて、この部分における不純物濃度の上昇が抑制されることになる。

[0062]

これにより、実施の形態2における半導体装置の場合と比較して、P+埋め込み拡散領域4aとP+埋め込み拡散領域4bとのスリットの幅(間隔)をより広げてもピンチオフ電圧の上昇は小さく抑えられるためするため、N拡散領域8の直下に位置するN-エピタキシャル層2の実効的な膜厚をより厚くすることができる。その結果、半導体装置の耐圧をさらに向上することができる。

[0063]

実施の形態4

本発明の実施の形態4に係るDMOSトランジスタを備えた半導体装置について説明する。図12に示すように、本半導体装置では、N拡散領域8の直下に位置するN+埋め込み拡散領域3において、スリット67が形成されている。

[0064]

なお、これ以外の構成については実施の形態3において説明した図10に示す 半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。

[0065]

このN+埋め込み拡散領域3におけるスリット67は、実施の形態2の場合と 同様に、N拡散領域8の直下の位置に対応する領域を覆うフォトレジストのパタ ーンをマスクとしてイオン注入処理を施すとともに、その後の熱処理を経ること で形成される。

[0066]

このとき、注入された不純物が熱処理により、N拡散領域8の直下に位置する N-エピタキシャル層2の領域およびP-基板1に拡散することになるが、最終 的にはこの部分ではN+埋め込み拡散領域3a、3bは互いに繋がらない。

[0067]

この半導体装置では、N+埋め込み拡散領域3とP-基板1との間に逆バイア

スが印加さるときは、N+埋め込み拡散領域3 a、3 bから延びる空乏層がJFET効果によってN-エピタキシャル層2内へ侵入するのを阻止できることが望ましい。また、P+埋め込み拡散領域4とP-基板1との距離を、両者の間にパンチスルー現象が発生しない程度としておくことが望ましい。

[0068]

ピンチオフ前の状態では、図13に示すように、P+埋め込み拡散領域4aの側とP+埋め込み拡散領域4bの側とに形成される空乏層が互いに繋がっていないが、ピンチオフ後の状態では、図14に示すように、両空乏層が繋がることになる。N+埋め込み拡散領域3にスリット部が形成されていることで、空乏層はN+埋め込み拡散領域3a、3bによって挟まれた領域に位置するN-エピタキシャル層2の部分を含むように広がる。

[0069]

これにより、実施の形態3における半導体装置の場合よりもオフ状態における 実効的なN-エピタキシャル層2の厚さを厚くすることができる。その結果、ド レイン電極12直下部分における耐圧がさらに上昇して半導体装置全体の耐圧が 向上する。

[0070]

実施の形態5

本発明の実施の形態 5 に係る DMO Sトランジスタを備えた半導体装置について説明する。図15 に示すように、本半導体装置では、P+埋め込み拡散領域 4 において、実施の形態 1 において説明したくびれ 6 4 が複数形成されている。

[0071]

なお、これ以外の構成については実施の形態1において説明した図1に示す半 導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。

[0072]

実施の形態1に係る半導体装置においては、所定の動作の際にP+埋め込み拡 散領域4に電流が流れる場合があることを説明した。P+埋め込み拡散領域4に 電流が流れる場合には、電流容量を確保するために、N拡散領域8の領域面積を 比較的大きくする必要がある。

[0073]

そのような場合、図16に示すように、N+埋め込み拡散領域3に複数のくびれが形成されていることによって、オフ状態では空乏層の幅が延びる部分が多く形成されることになる。その結果、より広いN拡散領域8を有する半導体装置に対しても、ドレイン電極12直下部分における耐圧が上昇して半導体装置全体の耐圧を向上させることができる。

[0074]

実施の形態6

本発明の実施の形態6に係るDMOSトランジスタを備えた半導体装置について説明する。図17に示すように、本半導体装置では、P+埋め込み拡散領域4a~4fにスリット67が複数形成されている。

[0075]

なお、これ以外の構成については実施の形態 5 において説明した図1 5 に示す 半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。

[0076]

この半導体装置では、実施の形態2において説明した半導体装置の場合と同様に、P+埋め込み拡散領域4にスリット67が形成されていることで実施の形態5において説明した半導体装置に比べて、さらに実効的なN-エピタキシャル層2の厚さをさらに厚くすることができる。その結果、比較的広いN+埋め込み拡散領域3が必要とされる半導体装置の耐圧をさらに向上することができる。

[0077]

また、この半導体装置では、図18に示すように、各P+埋め込み拡散領域4b~4eは周囲をN型半導体領域によって囲まれているため、ソース(電極11)側から延びる空乏層がたとえばP+埋め込み拡散領域4bに到達した時点でP+埋め込み拡散領域4bの周囲を取り囲むように空乏層が形成される。最終的に、N拡散領域8まで空乏層が到達したときにはすべてのP+埋め込み拡散領域4b~4eが空乏層によって取り囲まれていることになる。

[0078]

N-エピタキシャル層2の空乏化している領域では、矢印に示すようにN拡散

領域 8 に向かって電位が上昇している。このとき、P + 埋め込み拡散領域 4 b \sim 4 e がそれぞれ電気的にフローティングの状態であると、P 拡散領域 5 (各 P + 埋め込み拡散領域 4 a 、4 f) の側からN 拡散領域 8 の側に向かう方向に沿って P + 埋め込み拡散領域 4 b \sim 4 e の電位も上昇することになる。

[0079]

これにより、N拡散領域8の直下近傍に位置する、たとえばP+埋め込み拡散 領域4 c、4 d の電位とドレイン電位(N拡散領域8の電位)との電位差がより 小さくなる。その結果、電位差が小さくなる分半導体装置の耐圧を向上すること ができる。

[0080]

実施の形態7

本発明の実施の形態7に係る半導体装置として、ゲート絶縁型バイポーラトランジスタ (Insulated Gate Bipolar Transistor、以下「IGBT」と記す。) を有する半導体装置について説明する。図19に示すように、Nーエピタキシャル層2の表面にはN拡散領域7が形成されている。そのN拡散領域7を周囲から取り囲むようにP拡散領域6が形成されている。

[0081]

また、N-エピタキシャル層2の表面にはP+領域15が形成されている。そのP+領域15の直下にN拡散領域8が形成されている。P+領域15がコレクタ、P拡散領域6がエミッタ、そして、N-エピタキシャル層2がベースとなる。そのP+領域に15にコレクタ電極16が接続され、P拡散領域6にエミッタ電極17が接続されている。

[0082]

このトランジスタでは、ゲート電極10に所定の電圧を印加することによって P拡散領域6に形成されるチャネル領域を介してベース電流が供給されることに なる。このようなトランジスタは、特にIGBTと呼ばれている。なお、これ以 外の構成については、実施の形態1において説明した図1に示す半導体装置と同 様なので、同一部材には同一符号を付しその説明を省略する。

[0083]

この半導体装置では、図20に示すように、コレクタ電極16の直下には、P+領域15、N拡散領域8、N-エピタキシャル層2およびP+埋め込み拡散領域4によって縦型のPNP型トランジスタが形成された状態になる。IGBTにおける耐圧は、この縦型トランジスタのベースをフローティング状態にしたときのコレクターエミッタ間の耐圧(BVceo)に相当する。そして、このトランジスタにおけるベース幅は、実効的なN-エピタキシャル層2になる。

[0084]

このIGBTでは、図20に示すように、N拡散領域8の直下に位置するP+埋め込み拡散領域4の部分にくびれ64が形成されていることで、実施の形態1において説明したように、この部分におけるNーエピタキシャル層2の実効的な厚みが増すことになり、この部分における空乏層幅が広がる。これにより、IGBTを有する半導体装置のオフ状態における耐圧が向上する。

[0085]

実施の形態8

本発明の実施の形態8に係る半導体装置として、PNPトランジスタを有する 半導体装置について説明する。図21に示すように、N-エピタキシャル層2の 表面にN拡散領域24およびP拡散領域25が隣接して形成されている。また、 N拡散領域24およびP拡散領域25とはシリコン酸化膜9を挟んで隔てられた N-エピタキシャル層2の表面に、P拡散領域6およびP拡散領域5が隣接して 形成されている。

[0086]

そのP拡散領域 5、6に電気的に接続されるコレクタ電極 2 1 が形成されている。P拡散領域 2 5 に電気的に接続されるエミッタ電極 2 2 が形成されている。P拡散領域 2 4 に電気的に接続されるベース電極 2 3 が形成されている。なお、これ以外の構成については、実施の形態 1 において説明した図 1 に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。

[0087]

この半導体装置では、P拡散領域5、6およびP+拡散領域4をコレクタ、P 拡散領域25をエミッタ、そして、N-エピタキシャル層2をベースとするPN Pトランジスタが形成されている。

[0088]

半導体装置における耐圧は、このトランジスタのベースをフローティング状態にしたときのコレクターエミッタ間の耐圧(BVceo)に相当する。この耐圧はトランジスタの電流増幅率hFEの上昇にしたがい低下する傾向にあり、電流増幅率hFEの1/3~1/4乗に反比例する。

[0089]

このため、半導体装置の耐圧を向上させたい場合には、トランジスタの電流増幅率hFEをある程度抑える必要がある。特に、N-エピタキシャル層2をベースとする場合には、ベースの不純物濃度がかなり低いために、電流増幅率hFEの値が数百以上になることが多くなる。

[0090]

本半導体装置では、実施の形態1において説明したように、P+埋め込み拡散 領域4の部分にくびれ64が形成されていることで、ベースとなるN-エピタキ シャル層2の実効的な厚みが増すことになり、図22に示すように、この部分に おける空乏層幅が広がる。これにより、PNPトランジスタを有する半導体装置 のオフ状態における耐圧が向上する。

[0091]

実施の形態9

本発明の実施の形態9に係る半導体装置として、PNPトランジスタを有する 半導体装置について説明する。図23に示すように、N+埋め込み拡散領域3に 複数のくびれ66が形成されている。また、P+埋め込み拡散領域4にも複数の くびれ64が形成されている。なお、これ以外の構成については実施の形態8に おいて説明した図21に示す半導体装置と同様なので、同一部材には同一符号を 付しその説明を省略する。

[0092]

既に説明したように、複数のくびれ66を有するN+埋め込み拡散領域3は、 あらかじめ間隔を隔てて形成した複数の不純物領域がその後の熱処理により拡散 して互いに繋がることで形成される。複数のくびれ64を有するP+埋め込み拡 散領域4についても同様である。

[0093]

このため、繋がって一体化したN+埋め込み拡散領域3やP+埋め込み拡散領域4においては、当初からそれぞれの領域を一体的に形成した場合と比べると、それぞれの不純物濃度を下げたことと等価になる。このことにより、N+埋め込み拡散領域3やP+埋め込み拡散領域4から上下方向に向かって拡散する不純物の拡散長もより短くなる。すなわち、上下方向の拡散が抑制される。また、N+埋め込み拡散領域3およびP+埋め込み拡散領域4にそれぞれ複数のくびれ64、66を形成することで、N+埋め込み拡散領域3とP+埋め込み拡散領域4との接合界面が凹凸状になる。その結果、N+埋め込み拡散領域3とP+埋め込み拡散領域4との接合界面が凹凸状になる。その結果、N+埋め込み拡散領域3とP+埋め込み拡散領域4との接合界面が凹凸状になる。その結果、N+埋め込み拡散領域3とP+埋め込み拡散領域4との胃のPn接合の耐圧が上昇する。

[0094]

このPNPトランジスタを有する半導体装置においては、使用用途によっては、コレクタ (N+埋め込み拡散領域3)の電位が負バイアス状態になり、かつ、その状態で耐圧を必要とする場合がある。N+埋め込み拡散領域3とP+埋め込み拡散領域4との間にバイアスを印加した場合には、図24に示すように、P+埋め込み拡散領域4とN-エピタキシャル層2との界面から伸びる空乏層に、P+埋め込み拡散領域4とN+埋め込み拡散領域3との界面から延びる空乏層が加わることになる。

[0095]

上記のように、この半導体装置では、一体化したN+埋め込み拡散領域3やP+埋め込み拡散領域4においては不純物濃度を下げたことと等価になる。しかも、くびれ64、66を形成することで、N+埋め込み拡散領域3とP+埋め込み拡散領域4との界面68が凹凸状になる。

[0096]

したがって、N+埋め込み拡散領域3とP+埋め込み拡散領域4との界面から 延びる空乏層がより広がることになる。その結果、N+埋め込み拡散領域3とP +埋め込み拡散領域4とのpn接合の耐圧が向上して、コレクタの電位が負バイ アス状態における半導体装置の耐圧を向上することができる。

[0097]

実施の形態10

本発明の実施の形態10に係る縦型DMOSトランジスタを備えた半導体装置について説明する。図25に示すように、Pーシリコン基板1上にNーエピタキシャル層2が形成されている。Pーシリコン基板1とNーエピタキシャル層2との間には、複数のくびれ69を有するN+埋め込み拡散領域3が形成されている

[0098]

N-エピタキシャル層2の表面にはN拡散領域34a、34b等が形成されている。そのN拡散領域34a、34b等を周囲から取り囲むようにP拡散領域35a等が形成されている。また、N-エピタキシャル層2の表面には、N+埋め込み拡散領域3に達するN+拡散領域36が形成されている。N拡散領域34a、34b等とN-エピタキシャル層2との間に位置するP拡散領域35a等の表面上に、絶縁膜を介在させてゲート電極33が形成されている。

[0099]

N拡散領域34a、34b等に電気的に接続されるソース電極32が形成されている。N-エピタキシャル層2の表面にシリコン酸化膜9を挟んでソース電極32と反対側にはドレイン電極31が形成されている。ドレイン電極31はN+拡散領域36に電気的に接続されている。

[0100]

本半導体装置では、図26に示すように、ゲート電極33に所定のしきい値電 圧以上の電圧を印加することで、電流は、ソース電極32からN拡散領域34a 、34b等を経てN-エピタキシャル層2へ流れ込み、そこから下方に位置する N+埋め込み拡散領域3へ到達し、N+埋め込み拡散領域3からN+拡散領域3 6を経てドレイン電極31へ流れることになる。このように、本半導体装置では 、電流が縦方向に流れる。

[0101]

N+埋め込み拡散領域3には、複数のくびれ69が形成されている。このくび

れ69は、実施の形態1等において説明した方法と同様の方法によって形成され 。 る。

[0102]

オフ状態では、図27に示すように、特にP拡散領域35とN-エピタキシャル層2との界面から空乏層が延びることになる。このとき、N+埋め込み拡散領域3に複数のくびれ69が形成されていることで、この部分では実効的なN-エピタキシャル層2の厚さが増してN+埋め込み拡散領域3側に延びる空乏層端がより深い位置にまで達することができる。これにより、この部分における空乏層幅が広がって、縦型DMOSトランジスタを有する半導体装置の耐圧を向上することができる。

[0103]

実施の形態11

本発明の実施の形態11に係る半導体装置について説明する。図28に示すように、N-エピタキシャル層2の表面にP拡散領域45a、45bが間隔を隔てて形成されている。また、N-エピタキシャル層2の表面にN+埋め込み拡散領域3と接するN+拡散領域44が形成されている。

[0104]

P拡散領域45aに電気的に接続されるコレクタ電極42が形成されている。 P拡散領域45bに電気的に接続されるエミッタ電極43が形成されている。N +拡散領域44に電気的に接続されるベース電極41が形成されている。なお、 これ以外の構成については、実施の形態10において説明した図25に示す半導 体装置と同様なので、同一部材には同一符号を付しその説明を省略する。

[0105]

この半導体装置では、P拡散領域45aをコレクタ、P拡散領域45bをエミッタ、N-エピタキシャル層2をベースとする横型のPNPトランジスタが形成される。

[0106]

横型のPNPトランジスタの場合、エミッタであるP拡散領域45bの直下の 領域に位置するN-エピタキシャル層2の部分の実効的な厚さが比較的薄い場合 には、P拡散領域45bからN-エピタキシャル層2に注入されるホールの注入 - 効率が悪化する。このため、トランジスタにおける電流増幅率hFEが低下する 問題がある。

[0107]

また、コレクタであるP拡散領域45aの直下の領域に位置するN-エピタキシャル層2の部分の実効的な厚さが比較的薄いと、コレクタ直下における空乏層の延びが制限されることになる。このため、コレクターエミッタ間の耐圧(BV ceo)が低下する問題がある。

[0108]

本半導体装置におけるオフ状態では、図29に示すように、特にP拡散領域45aとN-エピタキシャル層2との界面から空乏層が延びることになる。このとき、空乏層が延びる先にあるN+埋め込み拡散領域3に複数のくびれ69が形成されていることで、この部分では実効的なN-エピタキシャル層2の厚さが増してN+埋め込み拡散領域3側に延びる空乏層端がより深い位置にまで達することができる。これにより、空乏層幅が広がって、半導体装置の耐圧を向上することができる。

[0109]

また、実効的なNーエピタキシャル層2の厚さが増すことで、P拡散領域45 bからNーエピタキシャル層2に注入されるホールの注入効率が悪化するのを抑 制して、トランジスタの電流増幅率hFEが低下するのを防止することができる 。このようにして、本半導体装置では、上述したトランジスタの問題点を解消す ることができる。

なお、実施の形態 1 0、 1 1 では、N + 埋め込み拡散領域にくびれが形成された場合について説明したが、適切な間隔のスリットを設けた構造であっても同様に耐圧を向上することができる。

[0110]

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更

が含まれることが意図される。

[0111]

【発明の効果】

本発明の1つの局面における半導体装置の第1のものによれば、第2不純物領域の略直下に位置する部分において第2埋め込み不純物領域の表面が第2不純物領域から遠ざかるように窪んだ第1窪み部、または、この領域が途切れた第1隙間部が形成されていることで、この部分における半導体層の実効的な厚みが増すことになる。これにより、オフ状態において、半導体層と第2埋め込み不純物領域との界面から延びる空乏層の第2埋め込み不純物領域の側に向かって延びる空乏層端が、第2不純物領域の直下の部分では他の部分よりもより深いところに位置することになる。その結果、従来の半導体装置と比較すると、第2不純物領域の直下に位置する空乏層の幅が延びることになり、第2不純物領域直下部分における耐圧が上昇して半導体装置全体の耐圧が向上する。

[0112]

半導体素子としてDMOSトランジスタを設けるためには、具体的に、第1不純物領域の表面に第1不純物領域によって取り囲まれるように形成された第1導電型の第3不純物領域と、その第3不純物領域と半導体層とによって挟まれた第1不純物領域の表面上に絶縁膜を介在させて形成された電極部とを含んでいることが望ましい。

[0113]

また、半導体素子としてIGBTを設ける場合には、第2不純物領域に接するように形成された第2導電型の第4不純物領域をさらに含んでいることが望ましい。

[0114]

そして、半導体素子としてバイポーラ型トランジスタを設ける場合には、半導体層の表面に形成された第2導電型の第5不純物領域を含んでいることが望ましい。

[0115]

また、第2埋め込み不純物領域は第1窪み部を複数含んでいることが望ましく

、この場合には、オフ状態において、空乏層の幅が延びる部分が多く形成される ことで、より広い第2不純物領域を有する半導体装置に対してもその耐圧を向上 することができる。

[0116]

また、第2埋め込み不純物領域は第1隙間部を複数含んでいることが望ましく、この場合には、この部分における半導体層の実効的な厚みがさらに増して、オフ状態において、半導体層と第2埋め込み不純物領域との界面から延びる空乏層幅がさらに大きくなる。その結果、半導体装置の耐圧がさらに向上する。

[0117]

さらに、第2埋め込み不純物領域は、複数の第1隙間部によりそれぞれ電気的にフローティングな状態にされた複数の領域を含んでいることが望ましく、この場合には、第1不純物領域の側から第2不純物領域の側に向かう方向に沿って、フローティングな状態にされた個々の第2埋め込み不純物領域の電位も上昇することになる。これにより、第2不純物領域の直下近傍に位置する第2埋め込み不純物領域の電位と第2不純物領域の電位との電位差がより小さくなる。その結果、電位差が小さくなる分半導体装置の耐圧を向上することができる。

[0118]

また、第1埋め込み不純物領域は、第1隙間部の略直下に位置する部分において第1埋め込み不純物領域の表面が第2不純物領域から遠ざかる方向に窪んだ第2窪み部、または、第1埋め込み領域が途切れている第2隙間部を含んでいることが望ましく、この場合には、第1埋め込み不純物領域を構成する不純物が、第1隙間部を挟んで位置する第2埋め込み不純物領域の間の半導体層の部分に拡散するのが抑えられて、この部分における不純物濃度の上昇が抑制されることになる。これにより、第1隙間部の間隔をより広げてもピンチオフ電圧の上昇は小さく抑えられて、第2不純物領域の直下に位置する半導体層の実効的な膜厚をより厚くすることができる。その結果、半導体装置の耐圧をさらに向上することができる。

[0119]

さらに、第1埋め込み不純物領域と第2埋め込み不純物領域との接合界面は凹

凸状になっていることが望ましく、この場合には、第1埋め込み不純物領域と第2埋め込み不純物領域との接合界面が凹凸状になることで、この接合界面から延びる空乏層がより広がることになる。その結果、この接合部分の耐圧が向上して、半導体素子としてたとえばバイポーラトランジスタを設けた場合のコレクタの電位が負バイアス時における半導体装置の耐圧を向上することができる。

[0120]

本発明の一つの局面における半導体装置の第2のものによれば、オフ状態では、特に第2不純物領域と半導体層との界面から空乏層が延びることになる。このとき、第2不純物領域の略直下に位置する部分において埋め込み不純物領域の表面が第2不純物領域から遠ざかるように窪んだ窪み部、または、この領域が途切れた隙間部が形成されていることで、この部分では実効的な半導体層の厚さが増して埋め込み不純物領域側に延びる空乏層端がより深い位置にまで達することができる。これにより、空乏層幅が広がって半導体装置の耐圧が向上する。

[0121]

半導体素子としてDMOSトランジスタを設ける場合には、第2不純物領域の表面に第2不純物領域によって取り囲まれるように形成された第1導電型の第3不純物領域と、第3不純物領域と半導体層とによって挟まれた第2不純物領域の表面上に絶縁膜を介在させて形成された電極部とを含んでいることが望ましい。

[0122]

また、半導体素子としてバイポーラトランジスタを設ける場合には、半導体層 の表面に形成された第2導電型の第4不純物領域を含んでいることが望ましい。

[0123]

また、窪み部または隙間部は空乏層が延びてくる部分に形成されていることが 望ましく、この場合には、延びてくる空乏層をより延ばすことができ、半導体素 子としてたとえばバイポーラトランジスタを設ける場合には、電流増幅率を低下 させることなく、耐圧を向上することができる。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態1に係る半導体装置の一断面図である。
- 【図2】 同実施の形態において、P+埋め込み拡散領域の形成方法を説明

するための一平面図である。

- 【図3】 同実施の形態において、オフ状態における空乏層の状態を示す断面図である。
- 【図4】 同実施の形態において、P+埋め込み拡散領域に電流が流れる様子を示す断面図である。
- 【図5】 同実施の形態において、P+埋め込み拡散領域に電流が流れる場合の等価回路を示す図である。
- 【図6】 同実施の形態において、P+埋め込み拡散領域の形成方法を説明 するための他の一平面図である。
 - 【図7】 本発明の実施の形態2に係る半導体装置の一断面図である。
- 【図8】 同実施の形態において、ピンチオフ前の空乏層の状態を示す断面 図である。
- 【図9】 同実施の形態において、ピンチオフ後の空乏層の状態を示す断面 図である。
 - 【図10】 本発明の実施の形態3に係る半導体装置の一断面図である。
- 【図11】 同実施の形態において、オフ状態における空乏層の状態を示す 断面図である。
 - 【図12】 本発明の実施の形態4に係る半導体装置の一断面図である。
- 【図13】 同実施の形態において、ピンチオフ前の空乏層の状態を示す断面図である。
- 【図14】 同実施の形態において、ピンチオフ後の空乏層の状態を示す断面図である。
 - 【図15】 本発明の実施の形態5に係る半導体装置の一断面図である。
- 【図16】 同実施の形態において、オフ状態における空乏層の状態を示す断面図である。
 - 【図17】 本発明の実施の形態6に係る半導体装置の一断面図である。
- 【図18】 同実施の形態において、オフ状態における空乏層の状態を示す 断面図である。
 - 【図19】 本発明の実施の形態7に係る半導体装置の一断面図である。

- 【図20】 同実施の形態において、オフ状態における空乏層の状態を示す 断面図である。
 - 【図21】 本発明の実施の形態8に係る半導体装置の一断面図である。
- 【図22】 同実施の形態において、オフ状態における空乏層の状態を示す断面図である。
 - 【図23】 本発明の実施の形態9に係る半導体装置の一断面図である。
- 【図24】 同実施の形態において、オフ状態における空乏層の状態を示す 断面図である。
 - 【図25】 本発明の実施の形態10に係る半導体装置の一断面図である。
- 【図26】 同実施の形態において、オン状態で電流が流れる様子を示す断面図である。
- 【図27】 同実施の形態において、オフ状態における空乏層の状態を示す 断面図である。
 - 【図28】 本発明の実施の形態11に係る半導体装置の一断面図である。
- 【図29】 同実施の形態において、オフ状態における空乏層の状態を示す 断面図である。
 - 【図30】 従来の半導体装置の一断面図である。
- 【図31】 従来の半導体装置のオフ状態における空乏層の状態を示す断面 図である。

【符号の説明】


1 Pーシリコン基板、2 Nーエピタキシャル層、3、3a、3b N+埋め込み拡散領域、4、4a、4b P+埋め込み拡散領域、5、6、15、25、35、45a、45b P拡散領域、7、8、24、34、36、44 N拡散領域、9、51 シリコン酸化膜、10、33 ゲート電極、11、32 ソース電極、12、31 ドレイン電極、16、21、42 コレクタ電極、17、22、43 エミッタ電極、23、41 ベース電極、61 パターン、62コイル、63 電流、64、66、69 くびれ、65、67 スリット、68 界面。

29


【書類名】

図面


【図1】




[図2]




[図3]




【図4】




[図5]




【図6】




【図7】




[図8]




[図9]




【図10】




【図11】




[図12]




【図13】




【図14】




【図15】




[図16]




[図17]




【図18】




【図19】




[図20]




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




,【図29】



[図30]



【図31】



【書類名】

要約書

【要約】

【課題】 耐圧の向上が図られる半導体装置を提供する。

【解決手段】 Pーシリコン基板1とN-エピタキシャル層2との間には、N+埋め込み拡散領域3が形成され、N+埋め込み拡散領域3とN-エピタキシャル層2との間には、P+埋め込み拡散領域4が形成されている。N-エピタキシャル層2の表面にはN拡散領域7、P拡散領域6およびN拡散領域8が形成されている。N拡散領域8の略直下に位置するP+埋め込み拡散領域4の表面は、N拡散領域8から遠ざかるように窪んでおり、この部分にくびれ64が形成されている。

【選択図】 図1

出願人履歴情

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社